1、打开Cadence allegro 16.6，选择GXL组件
2、打开工具栏的叠层管理器按钮，如下图红圈中
3、按照提前设计好的叠层，例如Top->GND1->GND2->Bottom，或者Top->VCC->GND->Bottom等，在subclass name里编辑输入相应图层的名字，并计算好阻抗
4、在工具栏点击CMGR的按钮，设置好线宽线距，等长等rule规则
5、回到软件界面导入DXF结构图，File->import->DXF
6、导入结构图后进行net in logic，导入网表。
