1、第一步，从开始菜单中打开cadence文件夹，从中选择capture cis ，并打开之前的原理图工程；
2、第二步，在《如何按照page放置元件二》中，导出网表时，要在配置文件allegro.cfg中，[ComponentInstanceProps]中添加PAGE=YES，然后更新网表；
3、第三步，回到网表导出设置窗口，勾选下图中的三个选项，点击确定；
4、第四步，打开PCB editor，导入更新后的网表，勾选create user defined properties，确定后等待网表导入完成，并通过display-status查看网表是否导入成功，
5、第五步，点击place-quick place，在弹窗中，勾选placed by properties/value就可以看到用户定义的page属性都导入到pcb中；
6、第六步，设置page页上所有器件放置的位置（相对于PCB），然后点击place按钮，该页面上的元器件就放到了对应的位置上。
